- UID
- 17472
- 斋米
-
- 斋豆
-
- 回帖
- 0
- 积分
- 115
- 在线时间
- 小时
- 注册时间
- 2011-8-14
- 最后登录
- 1970-1-1
|
本帖最后由 dingxiao 于 2011-10-31 12:33 编辑
4 S+ a8 {1 J4 }, ^/ M7 C; g4 p( u5 \! f& A( Q1 R
联系qq：798920551/ T" O% Q" H/ h: I
出手价：169RMB
+ U3 w1 K9 M' D' e
# v+ {; l2 Q9 {- i板子全新/ n- o; m( V$ G# S# ^
cpld是altera的产品，适合fpga入门开发。
' n- S+ {' E9 y) Q适合USB2.0开发，51开发.
3 S! \/ z3 l8 y9 k! z* @$ Y* y2 A
& a9 k3 c$ ]3 g7 I$ P$ v) N, S0 x$ s" Y开发板实物图
& u, b" R+ W7 ~7 J$ ~/ }) ?& E+ k/ w9 ]; B' J
& T; ~3 c; u% M) d( t& A9 a6 E板上主要芯片：
6 P+ h1 f! J6 H- y, r+ r+ W% D8 B, ^) O: O3 _
USB芯片：CY7C68013A-56PVXC4 l5 r" A; a. B5 i. a) {5 z
ALTERA MAXII CPLD : EPM1270T144C5N9 W: ?2 j b# w9 B; \7 n
' h7 w6 |& Y$ t, ~) w, m/ l K" fSRAM存储器：ISSI61LV25616-10
: T/ F7 q# I/ u2 S, P9 i* U) E5 fEEPROM芯片： 24LC64) l% D9 S7 J6 a. E/ R% s% u: \
3.3V电源 LDO:ASM1117-3.3
4 e6 a: Z# q8 K! f3 | d, V7 j3 D
& T$ r% v5 A' X0 k4 { X有源时钟：48MHZ
5 s$ {. j7 i5 O4 O0 h S4 k! @9 B8 B- d
全钽电容电源滤波+ U& A1 n% d$ [: M4 V( \8 l) I
7 C- S4 s0 d8 N4 I" j. u
本电路板适合人群：% @; \- u3 l. _$ I: b& r
+ T: O1 b. I! g! a+ {( p
1.学习USB2.0通信技术的开发者
2 n! i+ C7 b% j* n ?$ \" _. j! q9 V8 v w3 _9 ^- x. m# ]
2.学习CPLD学习开发者4 q6 X, o) s- W* s. \4 [8 ]
4 P1 B4 R; D/ c/ v1 S' j3.高速数据采集开发应用者
- i7 i, v0 U5 g* a0 ~9 Y5 n* m& K4 a2 Z7 w
4.8051单片机学习者
) [* `8 ?' \9 N" n6 u9 o/ {0 G
& @& l; d" E9 s" i+ c0 G清单：
1 ~* P" ~" k) }. o1 ~ o. g: M9 x+ \) ~/ T" w5 ~2 z
1. CY7C68013 EPM1270 USB CPLD 数据采集系统板一块
" \! {4 Q. f. E6 m
$ R6 J3 j/ R$ }$ o) i8 ]2. USB 屏蔽数据线一根; y8 K" z2 Q, j! l# }9 S
2 h* K: U5 s% }$ M4 {- j% C- O, B" n9 r3.屏蔽塑料袋一个
5 d5 d) C/ S6 B/ m: W* E; v) d, }% P1 s0 y+ R, I) ?# D
4.DVD 资料光盘一张
' d- N2 g+ }$ E4 j6 }
2 [8 y8 l8 q8 A2 T3 i) s3 y) |光盘里提供的资料：
8 ]$ T% i$ z0 L# ~! M0 Z4 ]) N4 h+ G. b* R0 e2 V# n/ r y2 p+ ?
一、CY7C68013A开发入门资料0 H- v7 `; v1 X7 S' F# A! D/ v
1.本人开发的CY7C68013+EPM1270开发板说明
" n( B! Y; m$ y2 s2.68013从EEPROM装载固件* |; D) b) ]; G | J- _
% n7 X. @( D7 _9 y" ^/ N
3.CY7C68013入门基础指导7 u! ^, y* T& o' ]5 t
9 v# |* P: k% N& |- h- Z
4.CY7C68013硬件调试手册
! y5 q* p. o/ y3 x5 w8 R/ u* x: N2 [( V V) q
5.EZ-USB 68013A开发指南, A+ o# n. i! k+ P2 i
3 c$ R7 ]# t3 ?. Z# d7 ]6.EZ-USB实现自动固件下载的方法6 q- _2 G3 s) h6 t
7.HEX文件下载细节 O5 q' H% `& c5 f7 T
7 ]8 s8 B2 X9 R6 ]: W8.HEX转为IIC文件细节- I% S$ T9 ?% j; P# p
# U% }1 u+ v" P" i( h! M
9.开发板USB驱动安装指导. q! P$ |! n" ]
" r/ j/ u6 o2 Y* |, a$ i1 V# Z( M10.C标准和实现
+ c) i) o) [, K% }% S6 M3 F' l
( T- T7 h! y. U" Q; v6 ^) V! p11.Gpif开发使用手册5 G- [4 H3 x5 W
12.CY7C68013数据手册; Z: e0 {7 V: c! Q0 [- t
7 p5 R5 X& x; i, Y4 [' k* Q9 f/ R13.CY7C68013技术手册
) ]; [, J& t3 ^5 k' |6 V$ I/ V0 Y二、论文资料
0 g7 f, Q, Y' h4 P9 H. a
- h$ K% M4 G, @4 _1.USB2_0接口芯片CY7C68013的固件程序开发
/ n" O7 X4 |" l. _" y( D0 u
2 @; o. _/ e9 ^/ @1 ?/ ]2.USB2_0控制器CY7C68013与FPGA接口的VerilogHDL实现
6 m6 _( L- R% j( q& ~6 @1 C2 y: x* u$ \* @
3.USB2_0外设控制器CY7C68013及其带宽测试, B7 K. k$ s; N/ z
) a1 b6 n& [# Z! l& B3 ?
4.基于EZ_USBFX2实现的高速数据采集系统 #p#page_title#e#
" _- l& D1 n' h' S6 c6 c6 t4 ~5 u! {. \+ r. o
5.基于USB2_0SlaveFIFO模式下软件开发框架
" W) m+ F* n5 [% ]' x3 e1 a" ]- ?7 u& T H- N* e8 E
6.基于USB2_0多通道同步数据采集系统设计
' d% ]" q* p3 Z) [ ?2 ?/ V8 X7 N* E4 m0 x$ |& W; _: X2 m
7.基于USB总线的高速数据采集存储测试系统的设计( _% P w2 F" R: @
8 x, F' q- G' S8 [! i* t( Q! h/ {/ g
三、电子书
/ p9 _( f3 I( k) ?& x9 V {9 q9 z
/ v1 S. i! {6 g! N6 C8 ?; p" J8 |: w9 b% s# d
四、电路板使用说明和原理图文件
: z" z$ r0 m! b' L7 J# j1.开发板电路图USB_CPLD.pcb文件和USB_CPLD.SchDoc文件，请使用Altium Designer 6软件打开查看。( J$ {2 ^& J1 \) W- w
2.电路板使用说明文档.doc' o% G. A# H* v. t
3 z. }( A" C, H4 {% U
( D8 C/ v3 ^, }6 e P3 c* H五：开发板例程
) Z$ Y6 P) g" [& C+ P
+ {5 P+ U8 L. a4 p/ t$ E1.CY7C68013A例程# D- j7 y) Q# N# y& y0 i9 h; Z
' F2 [0 G3 [8 d$ E# P7 ` C: l8 W k
4 d8 \7 V0 _- n2.CY7C68013A端点传输速度测试68013源代码和上位机源代码
) X: E" T I9 A, ^3 X% m
, r2 Q" I! e ^1 L7 `3.同步FIFOIN测试源代码( k& Y% Z5 U' N4 h8 k
3 ]( I$ J. u( H+ b* Y9 d' Y) i+ ~. c7 _# ]. X
: V$ i- R% L l, s) M1 G& ^" @ w' [
+ k5 }0 Q( k; G5 [- C; s4.CPLD 控制LED程序；
2 v7 B' ]9 D7 n0 J
- z o2 F' v7 B5 S9 @9 e5.CPLD 控制 LCD12864 Verilog HDL程序；
5 C9 S( a% s/ ?: M4 J- E# K4 w' ]
& J" E3 T, o- |- ]6.CPLD UART 串口收发Verilog HDL程序,可实现与单片机串口或者计算机串口通信；
1 ?2 o- E9 v( a- e# R! ~, N# D+ q( y' ?5 T( _& q5 S7 {; s' y
7.CPLD SPI Verilog HDL程序；
+ W( l2 k# ?% G$ h9 k9 \
3 o" \& ^$ R, G2 L8.CPLD 与CY7C68013 SLAVE FIFO双向通信，68013 源代码和Verilog HDL源代码；
; C Z/ K% _ Y9 N7 ^& R4 ~8 _0 h X$ ?2 J
9.提供完整的USB2.0数据采集工程例程源代码，包括上位机采集程序源代码、USB驱动程序源代码、CPLD SLAVE FIFO接口 Verilog HDL源代码，这个工程源代码可以让你更快地实现数据采集系统。: R2 m; }/ Z. Q) ?; I5 a# _& t
: z1 a$ K! c' H# W! j10.PC机通过CY7C68013A读写SRAM存储器源代码，包含上位机VC源代码和68013固件源代码和CPLD读写SRAM及SLAVE FIFO控制源代码
- A3 A$ ]1 h+ I! u- e$ g& F% I1 i$ q) h7 B
* T" `* q4 y2 q' W; x* j4 ]2 E3 D0 u, q, j
上图是CPLD往CY7C68013A一直写数据，PC机接收数据，传输速度的测试。如果计算机是双核的，可以测试到40MB/S2 o B- v5 g" H, E8 i0 n
4 q- e' f. L4 G& m( n
11.8通道逻辑分析仪功能程序( W, ^. h$ Y, x, H: O' F2 r5 `
0 D4 y3 ]: A( F3 S" f- I7 ]您甚至可以利用这块板子当作逻辑分析仪来用，最高采样率可以达到24MHZ，完全可以满足低速的单片机系统逻辑时序分析。, m: f5 ]5 U) K: T4 b
& m3 ]5 m5 D$ r. J
逻辑分析仪分析串口数据截图如下：
( l' Z* w3 f) `: P3 O: e) n! V* }9 j$ s% p; x& m* ~, U4 ^: O
- i8 Y3 `0 R. j" m; t I4 h ^- n! P1 t& _. Q
" ]! G2 B, X; m* W( K
0 J: v% a( V( s# }( d
; H. e6 p- [3 L; E$ h( X9 C2 D0 n, r1 x& m
|
|
|手机版|小黑屋|西南交通大学 - 天佑斋
( 蜀ICP备20015072号 )
发表于 2011-10-20 14:34:53
变色卡
发表于 2011-10-20 15:26:48
