- UID
- 17472
- 斋米
-
- 斋豆
-
- 回帖
- 0
- 积分
- 115
- 在线时间
- 小时
- 注册时间
- 2011-8-14
- 最后登录
- 1970-1-1
|
本帖最后由 dingxiao 于 2011-10-31 12:33 编辑
9 S" H, j, s o4 @, _' X8 D B) E5 @, A a4 M x
联系qq：798920551/ X4 [9 a9 u4 @. v1 [) z3 J
出手价：169RMB
- R% ^+ y1 G# @0 }% d4 i8 X5 I& h/ j2 W1 g. v
板子全新
/ O+ I& u9 V; I. `$ b6 D7 r( Ecpld是altera的产品，适合fpga入门开发。 o) D U: B6 h" ?9 I* A' Y
适合USB2.0开发，51开发.( v3 A1 J3 }. e f
& O& v' X4 t1 W( v9 N" t
开发板实物图
' _8 s- G h6 ^" U3 T
' z# P4 Y+ E. t0 l; A2 |, R, j$ t, U* a
板上主要芯片：
+ y9 h, {. B6 ]) g% u# x0 q3 [) j/ Y3 p
USB芯片：CY7C68013A-56PVXC! M3 U8 { k9 U! m( {( i
ALTERA MAXII CPLD : EPM1270T144C5N
, B' Y( a( _0 v" L; f7 J
) c3 A" _+ J9 a) zSRAM存储器：ISSI61LV25616-10
2 m; @, x; V" J- oEEPROM芯片： 24LC649 z8 |6 p2 @" g+ T/ c+ B
3.3V电源 LDO:ASM1117-3.3) \" h' E& A* U& ~. i2 ]$ _
" D4 j* W$ W( f1 _有源时钟：48MHZ1 D9 t8 C6 w- R+ x
* p. o& Z9 d) x& n1 v3 h+ N1 L全钽电容电源滤波$ i) a: \8 T7 ^/ Y5 r# u+ v
) |" }6 d* N) a2 a9 I+ k本电路板适合人群：
1 m+ m4 X% j) b, E _; X8 o! v' D; s2 e2 h1 O
1.学习USB2.0通信技术的开发者$ F$ Y- Y9 E/ L
$ }! v8 l$ v+ v( m. X# D0 H8 A
2.学习CPLD学习开发者7 P1 \+ V7 M5 \% j8 q" i
- Z% M5 s$ x+ g: }1 S3.高速数据采集开发应用者
4 I0 ^4 N8 g+ n4 q, R8 E1 r. m3 J; V9 q" u G! a
4.8051单片机学习者# |( d U0 s S( \6 m7 q
/ d5 L& `6 W% D# h; [8 M @
清单：
& T9 K. n7 `/ d( A0 v9 y6 H# w( W0 Y
1. CY7C68013 EPM1270 USB CPLD 数据采集系统板一块' ~: n) c% d$ a! P$ S; _$ X/ V
% s( ^9 L& j5 G9 f4 l
2. USB 屏蔽数据线一根
5 u/ ^0 E4 ]. b t, X+ c' w# k( D" J: o
3.屏蔽塑料袋一个7 m- R* u& Y4 }, C4 G# q) s4 q
4 G z) Q3 Y1 B2 j _
4.DVD 资料光盘一张
! |3 U* Q' `' d4 L; v$ w
/ T! h" | s. p8 T光盘里提供的资料：
9 i+ q/ T$ t0 F/ Y( m& {+ D- Z
$ k- W8 @* |8 I( B 一、CY7C68013A开发入门资料
( M7 V1 g. ?: m( t1.本人开发的CY7C68013+EPM1270开发板说明 " _5 ~; }6 ]4 B5 M
2.68013从EEPROM装载固件
# ^( r. V* n# a
. L5 t/ P- R3 ]( b4 S5 i, @3.CY7C68013入门基础指导1 D: D/ q7 y3 s6 y6 y& b
$ M- t. |- I* S! v0 X+ h: D O4.CY7C68013硬件调试手册4 h/ G3 h9 Z: [ T
7 F+ v% y: }- d- f
5.EZ-USB 68013A开发指南
! U9 [0 x) G* w) D, l/ [: S4 v1 O% [* p, w
6.EZ-USB实现自动固件下载的方法
; b+ _6 \' V2 V9 V& u7.HEX文件下载细节
/ ~( z4 N6 y# `0 X9 ~% U8 }" L2 F- O# y+ b
8.HEX转为IIC文件细节
4 r4 C9 j( M; ]$ P+ W) p" x
9 v I/ s, Y7 X& k9.开发板USB驱动安装指导
: i* P' `, `2 I/ y, X- b. k0 u2 P/ B9 U7 x9 F. r
10.C标准和实现
3 ~# Z( Q7 E# p3 N8 z. I& I. u. p: F0 L( r1 q4 R; X9 A
11.Gpif开发使用手册
2 G$ u. }+ V% b! m1 h/ G) }12.CY7C68013数据手册
, G' p3 H, j" {1 `+ L& Y3 [( u1 p( B0 g7 ~( j; ~7 {. o
13.CY7C68013技术手册
* A5 U7 Z" Q5 c( N0 K8 ~, `二、论文资料% b( V# S1 E9 ~% @6 q, q
2 ]& a) l- T1 Z% K" O7 j
1.USB2_0接口芯片CY7C68013的固件程序开发
9 S7 O3 {7 p2 S: v5 r5 ~& k$ \4 x
) I$ K1 a& G9 k; z2.USB2_0控制器CY7C68013与FPGA接口的VerilogHDL实现, @( b. \$ e8 Q# c, X* d; H; k- K+ W
$ I' R* b* ^; j( I$ C. o
3.USB2_0外设控制器CY7C68013及其带宽测试0 Z& P2 m# z+ W$ v- j
1 R1 [8 a* g& r3 G- q; a6 n5 q4.基于EZ_USBFX2实现的高速数据采集系统 #p#page_title#e#
/ @% q9 A/ o6 G! l- x6 s! |5 E$ j. f5 x" l+ N7 \* ?5 N( ^& q W
5.基于USB2_0SlaveFIFO模式下软件开发框架2 p, _, y- x0 u- i. F/ S; R a
) Y" t& \% z6 J( S$ j' t, J2 _6.基于USB2_0多通道同步数据采集系统设计- P( i% c' `( v3 j1 h" b
) _) O3 _0 l8 p7.基于USB总线的高速数据采集存储测试系统的设计; u6 ~! z* t1 Z% q6 I
; H3 h4 O8 ^: p9 s6 |! D/ d& d
s0 X+ t/ [( a, r7 _
三、电子书" W& b7 P. @; P. H% E( T
0 T/ }5 L1 }6 R6 I3 Q' R
4 y# y5 M# b% p" {* ^8 r
^) }6 @2 F% o) {四、电路板使用说明和原理图文件
5 ]- i0 @! z# L, I! t; t; ~1.开发板电路图USB_CPLD.pcb文件和USB_CPLD.SchDoc文件，请使用Altium Designer 6软件打开查看。" ~8 P6 j& q8 b
2.电路板使用说明文档.doc
* c6 s6 R# }6 c9 Z$ J# _; y1 v5 V& s% F1 M# l1 @ {
/ _! T- b& v _6 N: p
五：开发板例程& j6 f; G) b3 ?3 Q# \
# A$ O, j; K! H% |1 y+ j1 ^
1.CY7C68013A例程0 X1 j, P! |9 R6 }6 |0 R) |2 R
f- m# u- t) G; e' q4 a# G3 l' e
3 E& U0 `4 G2 K7 d+ J% w9 P- C) F, z2.CY7C68013A端点传输速度测试68013源代码和上位机源代码, `. @# D# Y; b$ x* h, Y% q: q
- c8 L7 @3 T9 ~* ]- p5 A& R+ s6 j
3.同步FIFOIN测试源代码
5 f" A; y n. ]8 v( M2 w; ~# b5 x8 c5 u: u1 a& E5 ?
' X8 X7 i8 k/ ` / J6 d/ G# o9 u% `8 y
5 n$ \/ \" i" {6 ]3 z V
4.CPLD 控制LED程序；4 J- @, `1 [3 i8 s, u) b+ V
$ X: B. i) h$ [8 [, t6 E
5.CPLD 控制 LCD12864 Verilog HDL程序；# W4 P' ^$ G* t- u! Z5 ^, z7 P7 P
, z( o9 n- w: u" w7 o
6.CPLD UART 串口收发Verilog HDL程序,可实现与单片机串口或者计算机串口通信；
8 w7 o: c! ]$ G. e/ h; }
3 p2 p" L" @7 Y" a$ P4 d, N* a7.CPLD SPI Verilog HDL程序；: U2 u4 n* w* t: t
/ ~" j( g0 h+ ~8.CPLD 与CY7C68013 SLAVE FIFO双向通信，68013 源代码和Verilog HDL源代码；
! ~6 u. M9 K* J
+ g6 V" }: ^5 t: q; p$ j! D9.提供完整的USB2.0数据采集工程例程源代码，包括上位机采集程序源代码、USB驱动程序源代码、CPLD SLAVE FIFO接口 Verilog HDL源代码，这个工程源代码可以让你更快地实现数据采集系统。7 u: m" L7 H) |9 l# V9 ]) r
9 _! C. p6 z" C" G
10.PC机通过CY7C68013A读写SRAM存储器源代码，包含上位机VC源代码和68013固件源代码和CPLD读写SRAM及SLAVE FIFO控制源代码
; [# R/ o! f' d6 \" w& Q
6 }6 ]! x4 V: p1 s* T$ d
/ X0 Y6 G% l2 r8 t; l. |) T
1 }. ~# C- Y) J8 B上图是CPLD往CY7C68013A一直写数据，PC机接收数据，传输速度的测试。如果计算机是双核的，可以测试到40MB/S
, ~) R8 x3 @# s$ A$ \ a" f- W% U; f4 R6 s5 s* E
11.8通道逻辑分析仪功能程序
2 o+ T/ [0 m' x) `. X- h2 U: j% r" s9 w" M$ `5 }
您甚至可以利用这块板子当作逻辑分析仪来用，最高采样率可以达到24MHZ，完全可以满足低速的单片机系统逻辑时序分析。
: b" O: O. T+ y, ~! ^" Y: v# m
5 S0 L" U. c( x, K$ Z逻辑分析仪分析串口数据截图如下： E: m& _& Y9 t( ^# t5 s9 O
0 m! a! J- f8 M3 t7 u1 J
+ H4 x0 u; v( V3 {7 w& [% i6 Y; m# W* {% k% m$ V$ b6 }
4 b6 `& d" ~* E2 O1 K0 [6 B, W9 p8 h! x3 a. a% ~0 f
9 z2 ~ D1 n$ j
4 `; y" J& w1 \6 s; q5 b# ] |
|
|手机版|小黑屋|西南交通大学 - 天佑斋
( 蜀ICP备20015072号 )
发表于 2011-10-20 14:34:53
变色卡
发表于 2011-10-20 15:26:48
